Không thể có EUV, Huawei xoay sở thế nào để tăng sức mạnh của chip?

[Cao Tùng]

Không thể tiếp cận các máy quang khắc EUV tiên tiến để tiếp tục thu nhỏ transistor theo con đường mà TSMC hay Samsung đang sử dụng, Huawei đang thử một hướng đi khác: thay vì chỉ tìm cách làm transistor nhỏ hơn, hãng muốn rút ngắn quãng đường tín hiệu phải di chuyển bên trong chip. Công nghệ được Huawei gọi là LogicFolding, hay “gấp mạch logic”, và là một thành phần quan trọng trong Định luật Tau (τ) mà hãng công bố hồi tháng 5/2026. Ngày 4/9, He Tingbo (Hà Đình Ba), thành viên Hội đồng quản trị kiêm Chủ tịch Bộ phận Bán dẫn Huawei, tiếp tục công bố trên ChinaXiv, nền tảng bản thảo khoa học của Viện Hàn lâm Khoa học Trung Quốc, bài viết có tiêu đề Huawei’s τ Chip Was Supposed to Melt?. Nội dung nhằm trả lời một câu hỏi quan trọng đối với hướng phát triển chip 3D của Huawei: nếu đưa ngày càng nhiều transistor vào cùng một diện tích bằng cách xếp các mạch thành nhiều lớp, liệu mật độ công suất tăng lên có khiến chip quá nóng? Câu trả lời của He Tingbo khá thú vị: xếp nhiều transistor...

Đọc bài gốc tại đây